AI 반도체 패키징, 실리콘에서 빛으로

수원에서 3DIC·광 패키징 해법을 논의했다

첨단 패키징은 서로 다른 연산 칩과 메모리, 입출력 장치를 하나의 시스템처럼 작동하도록 연결하는 반도체 후공정 기술이다. SEMI 코리아는 15일 수원컨벤션센터에서 ‘Packaging the Future of AI — From Silicon to Photon’을 주제로 첨단 패키징 서밋 2026을 열었다.

행사는 오전 8시 30분부터 오후 5시까지 진행됐다. SEMI 공식 일정에 따르면 현대차증권, 램리서치, 라이트매터, 엔비디아 등에서 나온 전문가들이 AI 반도체 시장과 3D 집적, 광 연결의 기술·사업 과제를 다뤘다.

3DIC 양산은 적층보다 공정 상호작용이 어렵다

3DIC는 칩을 수직으로 쌓아 연결 거리를 줄이고 같은 면적에서 더 많은 기능을 구현한다. AI 가속기와 고대역폭메모리처럼 막대한 데이터를 주고받는 조합에서는 칩 간 연결 밀도를 높이는 것이 전체 성능을 좌우한다.

램리서치는 3DIC를 개발 단계에서 대량생산으로 옮길 때 깊고 좁은 TSV 식각, 빈틈 없는 금속 충전, 절연막 증착 등 여러 공정의 상호작용을 관리해야 한다고 설명했다. 한 층의 결함이 적층 전체의 수율을 떨어뜨릴 수 있어 개별 공정 성능만으로는 양산성을 판단하기 어렵다.

실리콘 포토닉스가 데이터 이동의 전력 벽을 낮춘다

AI 서버의 병목은 연산량뿐 아니라 칩과 칩, 서버와 서버 사이에서 데이터를 옮기는 데서 커진다. 전기 신호는 거리가 길어지고 속도가 높아질수록 전력 소모와 발열 부담이 증가한다.

라이트매터 세션은 실리콘 기반 광소자와 첨단 패키징을 결합해 고성능컴퓨팅의 연결 구조를 바꾸는 방안을 다뤘다. 빛으로 데이터를 전달하면 대역폭을 확장하면서 전기 배선의 부담을 줄일 수 있지만, 광소자 정렬과 패키지 조립 비용을 양산 가능한 수준으로 낮춰야 한다.

엔비디아는 CPO의 대역폭·비용 균형을 짚었다

CPO는 광통신 엔진을 스위치나 연산 칩 가까이에 함께 배치하는 코패키지드 옵틱스 기술이다. 엔비디아는 차세대 AI·클라우드 인프라에서 대역폭을 키우면서 전력과 비용을 억제할 수단으로 CPO의 과제와 기회를 제시했다.

광 연결을 칩 가까이 당기면 고속 전기 신호가 이동하는 구간을 줄일 수 있다. 반면 광부품 수리성, 열 영향, 표준 인터페이스와 공급망이 함께 정리되지 않으면 시스템 도입 비용이 커질 수 있어 기술 성능과 운영 편의의 균형이 필요하다.

수율·열·표준이 AI 패키징 상용화를 가른다

이번 서밋의 흐름은 AI 반도체 경쟁이 미세공정의 트랜지스터 수만으로 결정되지 않는다는 점을 보여준다. 서로 다른 공정에서 만든 칩렛을 안정적으로 묶고, 열을 빼내며, 전기와 광 연결을 표준화하는 능력이 시스템 성능의 일부가 됐다.

다음 관전점은 3DIC 적층 수율과 CPO의 와트당 대역폭, 패키지 조립 비용이 실제 제품에서 공개되는지다. 연구실 수준의 최고 속도보다 장기간 신뢰성과 공급 규모를 함께 입증하는 기업이 AI 인프라 투자 확대의 수혜를 먼저 가져갈 가능성이 크다.